fbpx

Siemens Digital Industries Software нь нэгдсэн хэлхээний (IC) дизайны багуудад дараагийн үеийн загваруудад зориулсан олон төрлийн чухал дизайн хийх (DFT) ажлуудыг оновчтой болгож, хурдасгахад туслах зорилгоор боловсруулсан програм хангамжийн шийдэл болох Tessent™ RTL Pro-г танилцууллаа.

IC загварууд хэмжээ, нарийн төвөгтэй байдлын аль алинаар нь өссөөр байгаа тул инженерүүд дизайны хамгийн эхний үе шатанд туршилтын асуудлыг тодорхойлж, шийдвэрлэсэн. Siemens-ийн Tessent программ хангамж нь DFT логикийн дийлэнх хэсгийг дизайны урсгалын эхэн үед задлан шинжилж, оруулах, хурдан синтез хийж, дараа нь ATPG (туршилтын загварыг автоматаар үүсгэх) -ийг ажиллуулж, хэт блокуудыг тодорхойлж, шийдвэрлэх, зохих арга хэмжээ авах боломжийг олгодог.

Tessent портфолиогийн дизайныг засварлах чадварыг өргөжүүлснээр Tessent RTL Pro нь туршилтын цэгүүд, ороосон эсүүд болон дизайны урсгалын эхэн үеийн х-хязгаарлалтын логикийг шинжлэх, оруулах ажлыг автоматжуулдаг бөгөөд энэ нь дизайны мөчлөгийг богиносгож, дизайныг туршиж үзэх боломжийг сайжруулдаг. Бусад шийдлүүдээс ялгаатай нь Tessent RTL Pro нь анхны RTL дизайны харагдах байдал, мэдрэмжийг хадгалахын зэрэгцээ Verilog болон SystemVerilog-ийн нарийн төвөгтэй бүтцийг зохицуулдаг.

RTL бүтцийг шалгах чадварыг нэмэгдүүлэх

Шинэ шийдэл нь Siemens-ийн Tessent DFT хэрэгслүүдтэй хамтран ажиллаж, салбартаа анхдагч функцийг бий болгодог. Tessent RTL Pro нь RTL-ийн нарийн төвөгтэй байдал, туршилтын цэг оруулахад дасан зохицох чадварыг шинжлэх боломжийг олгодог. Хэрэглэгчийн RTL бүтцийг үр дүнтэй засварлаж чадах эсэхийг үнэлдэг бөгөөд энэ нь дизайны туршид туршилтын цэгүүдийг нэмэхэд чухал хүчин зүйл болдог. Энэхүү шинэлэг функц нь үйлчлүүлэгчдэд дизайны эргэлтийн хугацааг багасгаж, зах зээлд гарах хугацааг сайжруулахад тусална.

Tessent RTL Pro-ийн “shift-left” функц нь синтез хийхээс өмнө DFT логикийг нэмэх үед гуравдагч талын хэрэгслүүдийн талбай болон цаг хугацааг оновчтой болгох чадварыг сайжруулахад тусалдаг бөгөөд зөвхөн хаалганы түвшний скан оруулахыг л үлдээдэг. Дизайн оруулах нь RTL-ийн гаралт бүхий RTL-ийн хөгжлийн үе шатанд хийгддэг бөгөөд энэ нь гуравдагч этгээдийн синтез болон баталгаажуулалтын програм хангамжтай саадгүй нэгтгэх боломжийг олгодог. Нэмж дурдахад, RTL Pro нь хаалттай урсгалын процессыг шаардахгүйгээр доод урсгалын синтез эсвэл баталгаажуулалтын урсгалтай ажилладаг дизайны файлуудыг үүсгэдэг.

Siemens Digital Industries Software-ийн Tessent хэлтсийн дэд ерөнхийлөгч, ерөнхий менежер Ankur Gupta “Tessent RTL Pro нь чип дизайнерууд болон DFT инженерүүдэд дизайны урсгалын хувьд салбарын хамгийн дэвшилтэт шийдлүүдийг хангахын тулд Siemens-ийн үйл ажиллагааг үргэлжлүүлсээр байна. Загварын RTL үе шатанд x-хязгаарлагч логик, VersaPoint тестийн цэгүүдийг задлан шинжилж, оруулах чадвартай болсноор үйлчлүүлэгчид загварынхаа туршилтыг мэдэгдэхүйц сайжруулж “shift-left” санаачилгыг өргөжүүлэх боломжтой боллоо” гэж хэлсэн байдаг.

Leave a Reply